全球首顆！復旦大學創新存儲晶元登上Nature頂刊
來源：倍可親(backchina.com)
晶元良率超過94%。
芯東西10月11日報道，10月8日，復旦大學團隊研發的全球首顆二維-硅基混合架構晶元，相關研究成果在國際頂級學術期刊Nature上發表。
該成果將二維超快快閃記憶體與成熟互補金屬氧化物半導體（CMOS）工藝深度融合，攻克了二維信息器件工程化的關鍵難題，解決了存儲速率的技術難題。
據復旦大學公眾號介紹，這顆晶元性能「碾壓」目前的Flash快閃記憶體技術，首次實現了混合架構的工程化。依託前期完成的研究成果與集成工作，此次打造出的晶元已成功流片。
基於CMOS電路控制二維存儲核心的全片測試支持8-bit指令操作，32-bit高速并行操作與隨機定址，良率高達94.34%。
論文題目為《全功能二維-硅基混合架構快閃記憶體晶元》。復旦大學集成電路與微納電子創新學院、集成晶元與系統全國重點實驗室研究員劉春森和教授周鵬為論文通訊作者，劉春森研究員和博士生江勇波、沈伯僉、袁晟超、曹振遠為論文第一作者。
論文鏈接：
https://www.nature.com/articles/s41586-025-09621-8
這是時隔半年，繼「破曉（PoX）」皮秒快閃記憶體器件問世后，復旦大學在二維電子器件工程化領域再獲得的一項里程碑式突破。
今年4月，周鵬-劉春森團隊於Nature期刊提出「破曉」二維快閃記憶體原型器件，實現了400皮秒超高速非易失存儲，是迄今最快的半導體電荷存儲技術，為打破算力發展困境提供了底層原理。
其團隊研發的「長纓（CY-01）」架構將二維超快快閃記憶體器件「破曉（PoX）」與成熟硅基CMOS工藝深度融合，研發出一款基於原子級器件到晶元（ATOM2CHIP）技術實現的全功能二維NOR快閃記憶體晶元。
▲二維-硅基混合架構快閃記憶體晶元光學顯微鏡照片（圖源：復旦大學）
根據論文，二維材料擴展了硅技術器件可擴展能力，並推動器件機制的根本性創新。儘管二維材料集成或2D-CMOS混合集成方面已取得顯著進展，但迄今仍缺乏一種能夠將器件優勢真正轉化為實際應用的完整系統。
當前二維半導體尚無法實現與先進硅技術相媲美的邏輯電路性能。因此，將二維電子學與成熟的硅CMOS邏輯電路相結合，是充分發揮二維電子學系統級優勢的一條極具前景的路徑。
相關前沿研究主要集中在將二維材料與CMOS工藝結合，以提升器件性能。尚缺乏將二維器件概念的優勢移植到系統中的核心技術，而開發這樣一套系統化流程與設計方法論，需要涵蓋從平面集成、三維架構，直至晶元封裝的全棧式片上工藝，並需實現跨平台的系統設計。
「存儲器是二維電子器件最有可能首個產業化的器件類型。因為它對材料質量和工藝製造沒有提出更高要求，而且能夠達到的性能指標遠超現在的產業化技術，可能會產生一些顛覆性的應用場景。」在存儲器領域深耕多年的周鵬認為。
當前，市場中的大部分集成電路晶元均使用CMOS技術製造，產業鏈較為成熟。團隊判斷，如果要加快新技術孵化，就要將二維超快快閃記憶體器件充分融入CMOS傳統半導體產線，而這也能為CMOS技術帶來突破。
「從第一個原型晶體管到第一款CPU花了大約24年，而我們通過把先進技術融入工業界現有的CMOS產線，這一原本需要數十年的積累過程被大幅壓縮，未來可以進一步加速探索顛覆性應用。」劉春森總結。
團隊前期經歷了5年的探索試錯，在單個器件、集成工藝等多點協同攻關。其第一項集成工作發表於2024年的Nature Electronics，在最理想的原生襯底上實現了二維良率的突破，這為在真實複雜的CMOS襯底上解決問題奠定了基礎。
▲二維-硅基混合架構快閃記憶體晶元透射電子顯微鏡照片（圖源：復旦大學）
如何將二維材料與CMOS集成又不破壞其性能，是需要攻克的核心難題。
CMOS電路表面有很多元件，而二維半導體材料厚度僅有1-3個原子，如果直接將二維材料鋪在CMOS電路上，材料很容易破裂。
「就好比我們從太空看上海，似乎很平坦，但這個城市內部其實有400多米、100多米或者幾十米高度不等的建築。如果鋪一張薄膜在城市上方，膜本身就會不平整。」周鵬形象比喻道。
因此，全世界的二維半導體研究者目前只能在極為平整的原生襯底上加工材料。一種解決思路是將CMOS的襯底「磨平」以適應二維材料，但要實現原子級平整並不現實。
周鵬-劉春森團隊決定從本身就具有一定柔性的二維材料入手，通過模塊化的集成方案，先將二維存儲電路與成熟CMOS電路分離製造，再與CMOS控制電路通過高密度單片互連技術（微米尺度通孔）實現完整晶元集成。
這項核心工藝的創新，實現了在原子尺度上讓二維材料和CMOS襯底的緊密貼合，最終實現超過94%的晶元良率。
此外，所製備的二維快閃記憶體單元支持20納秒快速操作，且單比特能耗低至0.644皮焦耳。
團隊進一步提出了跨平台系統設計方法論，包含二維-CMOS電路協同設計、二維-CMOS跨平台介面設計等，並將這一系統集成框架命名為「長纓（CY-01）架構」。
其跨平台系統設計支持二維NOR快閃記憶體晶元的指令驅動型工作模式，具備32位并行處理能力和隨機訪問功能。
這些特性已通過晶元測試得到驗證：測試時鐘頻率設定為5MHz，編程脈衝則被優化為2.5個時鐘周期。
該方法為新興機制驅動的二維電子器件與成熟CMOS平台之間的兼容性提供了可靠保障。
團隊相信，這些系統級成果標誌著將二維電子技術的優勢拓展至實際應用領域的重要里程碑。
下一步，周鵬-劉春森團隊計劃建立實驗基地，與相關機構合作，建立自主主導的工程化項目，並計劃用3-5年時間將項目集成到兆量級水平，期間產生的知識產權和IP可授權給合作企業。
展望未來，該團隊期待該技術顛覆傳統存儲器體系，讓通用型存儲器取代多級分層存儲架構，為人工智慧、大數據等前沿領域提供更高速、更低能耗的數據支撐，讓二維快閃記憶體成為AI時代的標準存儲方案。